

四電一丙 數位邏輯實習

第 3 次實習作業報告

組員 1 學號:B812111001 姓名: 張博翔

組員 2 學號:114310339 姓名:陳映融

組員 1 於此作業中的貢獻:解題 digital quartus 拍照 (作業一) 作業報告(二次編排、修改與美編)

組員 2 於此作業中的貢獻:解題 digital quartus 拍照 (作業二) 作業報告(初步編排、複審內容)

I. 實驗目的

A. 作業 1

設計一個邏輯電路，使其輸出為輸入數字的 9 的補數，其中輸入(ABCD)與輸出(WXYZ)數字皆以 BCD 表示。本題至少採用兩種方式製作，第一種設計 NOR 電路，第二種方式用 ROM 或 Decoder 完成電路，熟悉邏輯電路轉換，並學習利用 ROM 與 Decoder 實現組合邏輯電路。

B. 作業 2

設計一個四位元(x3x2x1x0、y3y2y1y0)的比較器，將兩個四位元的輸入 A 與 B 進行比較，並輸出比較結果。本題至少採用兩種方式製作，第一種設計 NAND 電路，第二種方式用 ROM 或 Decoder 製作一位元比較器。

II. 設計程序

A. 作業 1

1. 設計 NOR 電路：建立 BCD 碼真值表 (輸入 A, B, C, D；輸出 W, X, Y, Z)。

表 1. 9-d 邏輯電路真值表

Decimal <i>d</i>	Input (d)				Output (9-d)			
	<i>A</i>	<i>B</i>	<i>C</i>	<i>D</i>	<i>W</i>	<i>X</i>	<i>Y</i>	<i>Z</i>
0	0	0	0	0	1	0	0	1
1	0	0	0	1	1	0	0	0
2	0	0	1	0	0	1	1	1
3	0	0	1	1	0	1	1	0
4	0	1	0	0	0	1	0	1
5	0	1	0	1	0	1	0	0
6	0	1	1	0	0	0	1	1
7	0	1	1	1	0	0	1	0
8	1	0	0	0	0	0	0	1
9	1	0	0	1	0	0	0	0
10-15	Don't Care				X	X	X	X

由表 1. 觀察輸入 d 與輸出 $9-d$ 總和為 9 (BCD:1001)，超過 BCD 表示範圍後為 Don't care，Digital 中可輸入真值表為 X，自動合成後會依照邏輯電路回推 Don't care 輸出結果。

2. 利用 Digital Analysis 中的 Create 功能自動形成邏輯電路(先轉成 NAND 電路(沒有 NOR))，運用 De Morgan's laws 對邏輯電路進行轉換。

$$\begin{aligned}\overline{A + B} &= \overline{A} \cdot \overline{B} \\ \overline{A \cdot B} &= \overline{A} + \overline{B}\end{aligned}$$

圖 1. De Morgan's laws 公式(上：NOR 轉 AND，下：NAND 轉 OR)




圖 2. 9-d NAND 邏輯電路(自動生成)




圖 3. 9-d NOR 邏輯電路(轉換後)

3. **ROM**：利用 Digital 中內建 Components 設計，根據題目將 Address bits (Input)與 Data bits (Output)分別設定為 4 bits，並調整 Input/ Output 為 4 bits。




圖 4. 9-d 邏輯電路 ROM

圖 4. 中 sel 是作為 Enable 訊號，當輸入 High 時邏輯電路作用；輸入 Low 時呈高阻抗狀態。

4. **Decoder**：利用 Digital 中內建 Components 設計，調整輸入端為 4bits，產出 m0~m15，參考真值表(表 1.)，將 WXYZ 4 個 Output 的最小項做 OR (SOP)。




圖 5. 9-d 邏輯電路 Decoder

5. 本次實驗發想將設計的 NOR 電路、ROM、Decoder 模組化後，參考 Lab02 做出的七段顯示器模組使輸出除了 WXYZ 形成的 BCD 輸出外也有十進制輸出做參考(實驗以 NOR 電路為例)，執行多組模擬確認無誤後匯出 VHDL 檔。




圖 6.9-d 合併七段顯示器模擬電路圖




圖 7.9-d 合併七段顯示器輸出電路圖(VHDL 產出)

6. 開啟 Quartus 建立專案，導入 VHDL，修改內容檔名後進行第一次編譯，待變數讀入後定義腳位並再次編譯，完成後進行 FPGA 燒錄，並進行結果測試。

B. 作業 2

1. **設計 NAND 電路：**分別以輸入($2^2=4$ 種)與高位元輸入(3 種關係，小於、等於、大於)建立 1bit Comparator 真值表。

表 2. 1bit Comparator 真值表

A_b	B_b	A_{in}	B_{in}	A_o	B_o
0	0	0	0	0	0
0	0	0	1	0	1
0	0	1	0	1	0
0	0	1	1	0	0
1	0	0	0	1	0
1	0	0	1	1	0
1	0	1	0	1	0
1	0	1	1	1	0
0	1	0	0	0	1
0	1	0	1	0	1
0	1	1	0	0	1
0	1	1	1	0	1
1	1	0	0	-	-
1	1	0	1	-	-
1	1	1	0	-	-
1	1	1	1	-	-

採用由高位元至低位元逐位比較的方式進行。為避免傳統比較器無法直接表示「等於」的問題使用四輸入兩輸出之一位元比較器作為基本模組，其中 A_o 表示 $A > B$ ， B_o 表示 $B > A$ ，當兩者皆為 0 時代表相等。設計概念為「結果優先傳遞」，每一位元比較器除了接收當前位元輸入 A_{in} 、 B_{in} 外，亦接收來自高位元的比較結果 A_b 、 B_b 。當 A_b 與 B_b 不同時，代表高位元已決定整體大小關係，此時低位元不需再進行比較，直接將結果傳遞至輸出，僅在 $A_b = B_b = 0$ 的情況下，才由當前位元進行比較判斷。

2. 利用 Digital Analysis 中的 Create 功能自動形成邏輯電路(採用 NAND 電路)。




圖 8. 1bit Comparator NAND 邏輯電路

3. **ROM**：利用 Digital 中內建 Components 設計，根據題目將 Address bits (Input)與 Data bits (Output)分別設定為 4、2 bits，並調整 Input/ Output 為對應值。

表 3. 1bit Comparator ROM 輸入輸出對照表

Address	Value
0x0	0
0x1	2
0x2	1
0x3	0
0x4	2
0x5	2
0x6	2
0x7	2
0x8	1
0x9	1
0xA	1
0xB	1
0xC	0
0xD	0
0xE	0
0xF	0




圖 9. 1bit Comparator ROM

將四個輸入作為位址，對應之輸出寫入記憶體內容，使電路可直接查表得到結果。此方法可快速驗證邏輯正確性，亦可作為與 NAND 實現方式之比較。

- 開啟 Embedded Circuit 將原先的 1-bit Comparator 串接，執行多組模擬確認無誤後匯出 VHDL 檔。




圖 10. 4 bit Comparator 模擬電路

- 開啟 Quartus 建立專案，導入 VHDL，修改內容檔名後進行第一次編譯，待變數讀入後定義腳位並再次編譯，完成後進行 FPGA 燒錄，並進行結果測試。

III. 模擬驗證

A. 作業 I

9 的補數邏輯電路：Input (ABCD)、Output (WXYZ) / 七段顯示器 (abcdefg)

NOR




圖 11. Input: 1001(ABCD) / Output: 0000(WXYZ)




圖 12. Input: 1000(ABCD) / Output: 0001(WXYZ)




圖 13. Input: 0011(ABCD) / Output: 0110(WXYZ)




圖 14. Input: 0001(ABCD) / Output: 1000(WXYZ)

ROM




圖 15. Input: 1001(ABCD) / Output: 0000(WXYZ)




圖 16. Input: 1000(ABCD) / Output: 0001(WXYZ)




圖 17. Input:0011(ABCD) / Output:0110(WXYZ)




圖 18. Input:0001(ABCD) / Output:1000(WXYZ)

Decoder




圖 19. Input:1001(ABCD) / Output:0000(WXYZ)




圖 20. Input:1000(ABCD) / Output:0001(WXYZ)




圖 21. Input:0011(ABCD) / Output:0110(WXYZ)




圖 22. Input:0001(ABCD) / Output:1000(WXYZ)

B. 作業 2

四位元比較器：Input ($A_3A_2A_1A_0$ 、 $B_3B_2B_1B_0$)、Output (A、B (is bigger))

NAND / cascade




圖 23. Input:0000(A) = 0000(B) , A=B / Output: $A_0B_0 = 00$, A=B




圖 24. Input:0000(A) < 0001(B) , A<B / Output: $A_0B_0 = 01$, A<B




圖 25. Input:1100(A) > 0000(B) , A>B / Output: $A_0B_0 = 10$, A>B




圖 26. Input:0101(A) = 0101(B) , A=B / Output: $A_0B_0 = 00$, A=B

一位元比較器 ROM：Input (A_{in} 、 B_{in})、高位元比較結果(A_b 、 B_b)($A_b B_b=00$ 表示高位元相同，不同時哪一數值大則亮其對應 bit)、Output (A_o 、 B_o)(A_o 表示 $A > B$ ， B_o 表示 $B > A$)




圖 27. Input: $A_{in} > B_{in}$, $A_b B_b = 00$, $A > B$ / Output: $A_o B_o = 10$, $A > B$




圖 28. Input: $A_{in} < B_{in}$, $A_b B_b = 00$, $A < B$ / Output: $A_o B_o = 01$, $A < B$




圖 29. Input: $A_{in} < B_{in}$, $A_b B_b = 10$, $A > B$ / Output: $A_o B_o = 10$, $A > B$




圖 30. Input: $A_{in} > B_{in}$, $A_b B_b = 01$, $A < B$ / Output: $A_o B_o = 01$, $A < B$

IV. 實驗結果與成果討論

A. 作業 1

9 的補數邏輯電路：Input (ABCD)、Output (WXYZ) / 七段顯示器 (abcdefg)。(以下結果均符合模擬預測)




圖 31. Input:1001(ABCD) / Output:0000(WXYZ)




圖 32. Input:1000(ABCD) / Output:0001(WXYZ)




圖 33. Input:0011(ABCD) / Output:0110(WXYZ)




圖 34. Input:0001(ABCD) / Output:1000(WXYZ)

B. 作業 2

四位元比較器：Input ($A_3A_2A_1A_0$ 、 $B_3B_2B_1B_0$)、Output (A_0 、 B_0 (is bigger)) (以下結果均符合模擬預測)




圖 35. Input: 0000(A) = 0000(B), $A=B$ / Output: $A_0B_0=00$, $A=B$




圖 36. Input: 0000(A) < 0001(B), $A < B$ / Output: $A_0B_0=01$, $A < B$




圖 37. Input: 1100(A) > 0000(B), $A > B$ / Output: $A_0B_0=10$, $A > B$




圖 38. Input: 0101(A) = 0101(B), $A=B$ / Output: $A_0B_0=00$, $A=B$

V. 實驗心得

組員 1：題目負擔稍微小了些，理解 Digital 使用細節，題目可以搭配上週學到設計的模組進行應用。

組員 2：這次實驗做起來更流暢了可惜下禮拜就要換組。

參考文獻

- [1] DLE 04 數位邏輯實習 NAND、NOR、DECODER、ROM